Am Anfang einer Elektronik-Entwicklung steht die Suche und Auswahl geeigneter Funktionsblöcke und Tools, die ein möglichst einfaches und schnelles Design erlauben. Speziell für die Entwickler von Kommunikationssystemen hat The MathWorks jetzt die Software Communications Blockset 4 (Abbildung 1) vorgestellt. Sie erweitert Simulink um eine umfassende Bibliothek mit Blöcken für den Entwurf, die Simulation und die Verifikation der physikalischen Schicht (PHY) von Kommunikationssystemen. In der aktuellen Version wurde die Unterstützung für die Codegenerierung ausgebaut; außerdem wurden Beispiele für wichtige Eigenschaften zukünftiger WiMAX- und Long-Term-Evolution(LTE)-Kommunikationssysteme neu aufgenommen. Die aktuellen Codegenerierungs-Fähigkeiten beschleunigen die Simulation auf Multi-Core-Rechnern. Durch die Erweiterung der Modell-Bibliothek können Ingenieure aus dem Wireless-Bereich und der Kommunikationstechnik jetzt funkgestützte Systeme der kommenden Generation simulieren, die über höhere Bandbreiten und komplexere Signalverarbeitungs-Methoden verfügen als heutige Systeme. In der aktuellen Version 4 wurden die Festkommafähigkeiten solcher Bibliotheksblöcke ausgebaut, die eine zentrale Rolle für die Entwicklung von 3G- und 4G-Kommunikationssystemen spielen. Eine akutelle MIMO/OFDM-Demonstration (Multiple-Input and Multiple-Output/Orthogonal Frequency-Division Multiplexing) zeigt zudem anschaulich, wie man Embedded-Matlab-Funktionen, Raum-Zeit-Blöcke implementiert. MIMO-, OFDM- und Raum-Zeit-Blöcke werden beispielsweise zur Entwicklung von WiMAX-Breitband-Systemen eingesetzt, die ab 2009 auf dem Markt verfügbar sein sollen. Die Software enthält Blöcke für den Entwurf und die Simulation der physikalischen Schicht von Kommunikationssystemen, insbesondere Blöcke für die Quellcodierung, Block- und Faltungscodierung sowie für Interleaver, Filter und Modulatoren. Außerdem sind Quellen, beispielsweise Zufallsganzzahl- und Zufallsbinärzahl-Generatoren, PN- und Gold-Code-Folgen, sowie Senken, wie Fehlerraten-Berechnungen, Eye-Diagramme und Konstellations-Plots, vorhanden. Kanalmodelle, wie AWGN, Raleigh-Mehrweg-Fading und Rice-Fading, sowie HF-Störungen, wie Nichtlinearitäten, Phasenrauschen, thermisches Rauschen und Phasen- oder Frequenz-Offsets, vereinfachen die Analyse. Das Kanal-Visualisierungs-Tool dient zur grafischen Darstellung und Untersuchung zeitabhängiger Kommunikationskanäle.
* Bildquellenhinweis
* Altium
Beschleunigte Simulation
Für Alexander Düsener, Group Director EMEA Marketing bei Cadence, bewegt sich die EDA-Branche in den nächsten zwei bis drei Jahren auf mehrere Trends zu: „Der wichtigste Trend liegt sicherlich darin, unseren Kunden eine holistische Lösung anzubieten, die über die Systemebene, Verifikation, Implementierung bis hin zur Fertigung reicht.“ Dies bedeute, Coretechniken auf die Systemebene und Fertigung zu erweitern und eine hohe Interoperabilität zu liefern. „Das ist besonders wichtig, um Technologietrends wie beispielsweise Low-Power- und Mixed-Signal-Designs erfolgreich zu adressieren“, so Düsener. Weiterhin würden integrierte Lösungen für das Design for Manufacturing durch die kleiner werdenden Prozessstrukturen, immer mehr an Bedeutung gewinnen. Außerdem werde die Zusammenarbeit mit den Halbleiter-Foundries immer wichtiger, da sowohl EDA-Firmen wie auch die Foundries die Verantwortung haben, ihren gemeinsamen Kunden die optimale Lösung anzubieten – und sie zu befähigen, aggressive Projektziele einzuhalten. Zu Düseners Ausführungen passen die Upgrades der Custom-Design-Plattform für den kundenspezifischen Schaltungsentwurf, die mit den Versionen IC 6.1.3 und MMSIM 7.0 verfügbar sind. Sie umfassen eine engere Integration für die Fertigbarkeit, verbesserte Ausbeute und eine detaillierte Analyse parasitärer Effekte sowie schnellere Simulationswerkzeuge für eine genaue und effiziente Verifikation komplexer Designs. Die Erweiterungen stärken den WYDIWYG-Ansatz (What you design is what you get) und beinhalten umfassende Lösungen für Custom-Digital-, Analog/Mixed-Signal- und System-on-Chip-Designs. Prozessschwankungen und parasitäre Effekte kommen besonders bei kleinen Prozessgeometrien stärker zum Tragen und zwingen die Entwickler dazu, mehrtägige Simulationen vorzunehmen, um ihre Designs für die Produktion zu verifizieren. Deshalb wurde der Virtuoso Spectre Circuit Simulator mit der aktuellen Turbo-Technik (Abbildung2) speziell für schwierige Analog- und Mixed-Sig- nal-Designs mit vielen parasitären Effekten entwickelt. Damit lässt sich die Simulation um den Faktor 10 bis 20 beschleunigen und somit die Simulationsläufe von Tagen auf Stunden reduzieren. Die jüngste Version des Simulators beinhaltet auch Parallelisierungsverfahren, mit denen sich die Simulation auf den verbreiteten Multi-Core-Hardware-Plattformen noch weiter beschleunigen lässt. Mithilfe dieser einfach anwendbaren Funktionen können Designer eine Spice-Genauigkeit erreichen und dadurch die Zuverlässigkeit der Designs verbessern sowie den Zeitraum bis zur Fertigung verkürzen. Beim Einsatz dieser Erweiterungen im Virtuoso Analog Design Environment GXL lassen sich parasitäre Probleme frühzeitig im Design-Flow entdecken und beseitigen.
Einheitliche Design-Flows
Rich Goldman, Vice President of Corporate Marketing and Strategic Market Development von Synopsys, definiert die Trends in der EDA-Industrie etwas globaler: „Die EDA-Anwender suchen heute immer stärker die enge Zusammenarbeit mit den EDA-Anbietern, die ihnen bei der Lösung ihrer vielfachen Designprobleme helfen können, indem sie moderne Techniken, umfassende Lösungen und einen starken Support anbieten können.“ Die Zeit, in der einzelne Tools von unterschiedlichen Anbietern zu einem Design-Flow zusammengefügt wurden, sei endgültig vorbei. Stattdessen seien Werkzeuge gefragt, die zu integrierten Lösungen zusammengefügt sind, die die vielfältigen Designanforderungen adressieren.
Dazu zählt auch Zroute, ein Multi-Threaded-Router, der vollständig in IC-Compiler integriert ist und Goldmanns Trend-Einschätzung belegt. Der Router wurde von Grund auf neu entwickelt, schöpft alle Vorteile der aktuellen Multi-Core-Mikroprozessorarchitekturen aus und löst die Design-for-Manufacturability(DFM)-Probleme beim IC-Entwurf. Seine Architektur enthält die native Unterstützung von Soft-Rules, um ein lithografie-freundliches Routing zu ermöglichen. Gleichzeitig lassen sich der Einfluss der Fertigungsregeln und die Entwurfsziele, beispielsweise das Timing, berücksichtigen, wodurch der Router hochwertige Ergebnisse und die Verbesserung der Herstellbarkeit erreicht. Mit der Kombination weiterentwickelter Routing-Algorithmen und Multi-Threading-Technik wurde bei Kundendesigns auf Quad-Core-Maschinen eine Beschleunigung um mehr als den Faktor 10 erreicht. Der aktuelle Router ist als Standardmerkmal in IC-Compiler enthalten und steht auf diese Weise als alternative Routing-Technik nach Bedarf zur Wahl.
Power und Leistung früh definieren
Hanns Windele, Vice President Europe bei Mentor Graphics, sieht drei Trends in der EDA-Industrie: die Entwicklung auf Systemebene (ESL), das Design von Low-Power-Bausteinen und ebenfalls die Integration der Fertigbarkeit in das Design. „Der Einsatz von ESL-Methoden kann die Hard- und Softwareentwicklung und den RTL-Prozess fundamental verändern. Damit kann ESL die Entwicklungszyklen wesentlich verkürzen und zu effizienteren, optimierten elektronischen Systemen führen“, so Windele. Zudem seien jetzt Tools verfügbar, die die Informationen über den Strombedarf bereits im Transaction-Level-Modelling (TLM) bereit stellen, deutlich früher als bisher. Damit können der Strombedarf und die Leistung in dieser frühen Designphase bestimmt werden. Windeles Ausführungen spiegeln sich in den Produkten der Precision-Synthesis-Familie und dem ANSI-C++-Highlevel-Synthesewerkzeug Catapult C Synthesis wider, die die jüngsten 40-nm-Stratix-IV-FPGAs von Altera unterstützen. Die Stratix-IV-Bausteine sind komplexe FPGAs, die sich durch hohe Datenraten, schnellere Datenverarbeitung, hohe Transceiver-Bandbreiten und eine geringe Leistungsaufnahme auszeichnen. Mithilfe der Precision-Synthesis-Technik können die Anwender schnelles Timing-Clo-sure erzielen, die Leistung steigern und gleichzeitig die Entwicklungskosten eines FPGA-Designs senken. Die Stratix-IV-FPGA-Bibliotheken für das Precision-Synthesis-Werkzeug kann der Designer zur Entwicklung spezieller Bibliotheken für Catapult C Synthesis verwenden. Dies bietet Altera-Anwendern gleich zwei Vorteile: Erstens, den Einsatz von ANSI-C++ zur sicheren Entwicklung leistungsfähiger Hardware für drahtlose Kommunikation und Bildverarbeitungssysteme. Zweitens, erlauben es die kundenspezifisch beschleunigten Bibliotheken den Anwendern, mithilfe der DSP-Blöcke im Stratix-IV-FPGA eine wesentlich höhere maximale Taktfrequenz zu erzielen und die Leistung zu steigern. Precision Synthesis bildet das Kernstück des FPGA-Flows von Mentor. Mit umfangreicher Sprachenunterstützung, inklusive SystemVerilog, Unterstützung zur ASIC-Prototypenerstellung und automatischer inkrementaler Synthese, eignet sich Precision Synthesis für High-End-FPGAs.
Am weitesten geht der australische EDA-Hersteller Altium mit der interdisziplinären Zusammenarbeit in der Entwicklung: Dieser integrierte das mechanische Design gleich mit in seine Elektronik-Design-Tools. Der Hersteller hat eine Technik eingeführt, die Elektronik-Designern die Möglichkeit gibt, ihre Leiterplatten in Echtzeit, dreidimensional in die entsprechenden Gehäuse einzupassen (Abbildung 3). Die Möglichkeit, während des Elektronik-Designs in Echtzeit Modifikationen am Gehäuse vorzunehmen und Design-Entscheidungen zu fällen, ist ein entscheidender Fortschritt für die Zusammenführung umfassenderer Produktdesign-Prozesse mit dem Elektronik-Design. Für Entwickler ist es damit jetzt sehr einfach, direkt mit ihren Kollegen aus dem Mechanikbereich zu kooperieren. Auf der Grundlage der schon früher vorgestellten dreidimensionalen Echtzeit-Visualisierung von Leiterplatten kann man nun aus Altium Designer heraus Verknüpfungen mit externen Step-Modellen bilden, um beispielsweise das Modell des Gehäuses in die Leiterplattendesign-Umgebung einzubinden. Dank der Nutzung des nicht-proprietären 3D-Dateiformats Step wird die Zusammenarbeit zwischen ECAD und MCAD ermöglicht, ohne dass teure Integrations-Add-ons beschafft oder ein bestimmtes Mechanik-CAD-Paket verwendet werden muss. Mit Altium Designer können Entwickler die Form der Leiterplatte direkt nach dem Gehäusemodell gestalten, um die Passgenauigkeit und die Abstände zu prüfen. Anschließend lässt sich das Leiterplatten-Design sowie die Wahl und Platzierung der Bauelemente abändern, um die Einhaltung der mechanischen Designvorgaben zu gewährleisten. Sollte von den Mechanik-Designern die Gehäusekonstruktion modifiziert werden, werden die Änderungen auch in Altium Designer mit entsprechenden Updates berücksichtigt. Wie diese Beispiele zeigen sind die EDA-Anbieter auf dem besten Weg eine Art universelle Toolbox zu entwickeln, die sämtliche Design-Anforderungen erfüllen kann. Ob dies letztendlich möglich und auch wünschenswert ist, weil man sich damit in die Hand eines einzigen Lieferanten begibt, bleibt abzuwarten.
• more@click-Code: EE078010
