Bei der Entwicklung moderner Elektroniksysteme stehen Kriterien wie hohe Integrationsdichte und Flexibilität, einfache Konfigurierbarkeit und höchste Leistung im Vordergrund. Gleichzeitig dürfen anspruchsvolle Systeme nur wenig Strom verbrauchen und enthalten deshalb oft intelligente Power-Management-Funktionen. Ein geringer Platzbedarf und niedrige Kosten sind weitere Vorgaben für Entwickler von Elektroniksystemen. Damit sich die genannten Entwicklungsziele erreichen lassen, sind die Vor- und Nachteile von ASSPs gegenüber programmierbaren Lösungen einschließlich wiederprogrammierbaren Systemchip-Techniken (PSCs) abzuwägen. Auffallend dabei ist, dass sich viele Entwickler für moderne PSC-Lösungen entscheiden. Für Entwicklungen mit hochintegrierten PSCs sind jedoch einfach bedienbare Entwicklungstools erforderlich, die über eine Vielzahl von Funktionen verfügen. Dazu gehören zum Beispiel die einfache Instantiierung sowie die Möglichkeit, Peripheriefunktionen innerhalb eines Designs zu konfigurieren und zu verbinden. Zudem müssen die Softwaretools die Erstellung oder den Import von Funktionsblöcken ermöglichen und die Verifikation sowie das Debugging von Hard- und Software beherrschen. Bei herkömmlichen Design-Konzepten erzeugen die Systementwickler Blockschaltungen (Schematics) und HDL-Code. Die Entwicklung auf dieser Ebene hat sich in der Praxis bewährt.
Grafische Darstellung erleichtert Entwicklung
Allerdings fehlte bisher die Möglichkeit zur Entwicklung und grafischen Darstellung von Designs als Higher-Level-System oder Subsystem zu entwickeln, grafisch darzustellen und anschließend das Design in ein einziges, funktionsfähiges und für die Synthese geeignetes HDL-File zu abstrahieren. Eine solche Toolsuite würde Entwickler von lästigen Design-Aufgaben entlasten und ihnen mehr Zeit für die Umsetzung kreativer Schaltungsideen geben. Als Ergebnis könnten die Entwickler komplexe System-Level-Designs entwickeln, ohne dabei viele Stunden mit dem Schreiben von eigenem HDL-Code oder mit der Festlegung von Pin-Verbindungen verbringen zu müssen.
Designer mussten bisher Schematics erzeugen oder eigenen HDL-Code für eine Funktion schreiben oder – bestenfalls– ihr Design mit Cores aus verschiedenen Files aufbauen. Bei einigen der gebräuchlichen Toolsuites können Entwickler über entsprechende Dialoge Design-Blöcke nutzen, die in einer einfach zugänglichen Datenbank enthalten sind. Somit ist ein effizientes Drag&Drop verschiedener Blöcke in ein Design möglich. Zum Beispiel können Anwender mit einem visuellen, auf Blöcken basierten Entwicklungstool eine Vielzahl vorentwickelter Komponenten wie Prozessoren, Busse, Peripherie und andere bewährte IP-Cores der Halbleiterhersteller oder von Drittanbietern sowie vom Anwender erzeugte Blöcke, die als HDL-Module vorliegen, platzieren, grafisch darstellen und anschließend miteinander verbinden. Um komplexe Designs zu vereinfachen, verfügt ein solches Tool über die Möglichkeit, Schaltungselemente per Point&Click automatisch zu verbinden, und unterstützt den Entwickler mit Design-Richtlinien. Nachdem alle Blöcke platziert und die Verbindungen gemacht sind, erstellt das Tool automatisch ein auf die Design-Richtlinien überprüftes, für die Synthese bereites HDL-File (Verilog oder VHDL). Das abgeschlossene Design kann ein komplettes SoC sein, das Teil eines größeren Designs ist, oder als IP-Block zur späteren Wiederverwendung dienen. Entwickler können so die Anforderungen an die Systemfunktionen auf einfache Weise erfüllen und das Potenzial ihrer Entwicklungsressourcen maximal ausschöpfen, um so die Vorgaben hinsichtlich Stromverbrauch und Kosten einzuhalten.
Die Simulation wird künfig immer wichtiger
Aufgrund der Komplexität und der hohen Integrationsdichte von PSCs spielt die Simulation eine zunehmend wichtigere Rolle bei der Design-Verifikation. Um das Verhalten von Mixed-Signal-Komponenten oder PSCs überprüfen zu können, müssen Entwicklungswerkzeuge Simulationsmodelle enthalten, die die Simulation aller On-Chip-Ressourcen ermöglichen. Dieses Konzept senkt die Tooling-Kosten erheblich, indem teure Werkzeuge zur Modellierung von Analogfunktionen eingespart und aussagekräftige Simulationen auf Systemebene durchgeführt werden können.
Die hohe Integrationsdichte von PSCs stellt die In-Silicon-Design-Verifikation vor große Herausforderungen und verlangt Debugging-Werkzeuge für die verschiedenen Abstraktionsebenen einer Applikation. Zum Beispiel sollten Anwender einen Logik-Analysator in die gewünschten Blöcke innerhalb der Applikation einbinden können, um so das Verhalten der Schaltung in Echtzeit zu überprüfen. Auch sollte es möglich sein, diese Analysatoren mit dem Backbone zu verbinden, um die Aktivitäten der Peripheriefunktionen in Echtzeit zu überwachen. Ferner sollten zusätzliche Debugging-Fähigkeiten vorhanden sein, die es Anwendern ermöglichen, auf Konfigurationen, die mit Peripherie, Register-Files, Embedded SRAM und Flash-Memory in Verbindung stehen, zuzugreifen und diese zu modifizieren. Da die Schaltungen immer komplexer werden, müssen Entwickler darauf achten, dass ihre Systeme möglichst wenig Strom verbrauchen. Vor diesem Hintergrund sind Entwicklungsumgebungen erforderlich, mit denen sich der Stromverbrauch eines Systems genau ermitteln und auf einen akzeptablen Wert optimieren lässt. Dabei sind die maximale Ausnutzung der Schaltungsressourcen sowie eine möglichst starke Leistung von Bedeutung. Mit weiterentwickelten, Power-driven Layout-Prozessen und Power-Analyse-Fähigkeiten können Designer bei ihren Systemen die Quellen des größten Stromverbrauchs identifizieren und Endgeräte entwickeln, die ein Minimum an Energie verbrauchen. Die Kombination aus Mixed-Signal-PSCs und dem 32-Bit-ARM-Cortex-M1-Prozessor ermöglicht die Entwicklung intelligenter Power-Control-Lösungen, die mit wesentlich weniger Bauteilen als bisher auskommen. Solche Lösungen benötigen weniger Platz auf dem Board, senken Systemkosten und erzielen gleichzeitig eine höhere Zuverlässigkeit und Flexibilität. Allerdings verlangt die Realisierung dieser Lösungen genau die richtigen Entwicklungstools. So kann der Anwender mit einem visuellen Block-based Entwicklungstool zum Beispiel den gewünschten Prozessor auswählen und per Drag&Drop platzieren. Peripherie und andere Funktionsblöcke werden ebenfalls aus einem Katalog ausgewählt und platziert. Auf diese Art entsteht in einigen Fällen innerhalb von Minuten ein für die Synthese geeignetes Design, welches dann nach einem Standard-FPGA-Flow mit Synthese, Place&Route und Timing-Analyse bearbeitet wird.
PSC-Plattformen eignen sich zur Entwicklung von Embedded-Soft-Prozessorlösungen. Um mit Soft-Prozessorlösungen möglichst viele verschiedene Applikationen entwickeln zu können, müssen die Softwaretools beliebte IP-Cores wie 8051 und Cortex-M1-Prozessoren von ARM unterstützen. Softwareentwicklung und -implementierung sind ähnlich wie bei einem Stand-Alone-Prozessor. Mit einer Reihe industrieüblicher Tools können Anwender Applikationen in C oder C++ entwickeln, die auf Soft-MCU-Targets in PSC-Bausteinen optimiert sind. Das zur Entwicklung des Prozessors verwendete Tool sollte die geeigneten, vom Compiler benötigten Files exportieren, um die Applikation zu realisieren. Um mit einer Bibliothek an Funktionen arbeiten und die System-Peripherie steuern zu können, sollen sich bereits vorhandene Funktionen exportieren lassen. Beim Einsatz eines bewährten Embedded-Soft-Prozessor-Cores ist ein Debugging des Cores nicht erforderlich. Heute debuggen Anwender ihre Programme mithilfe von Software. Außerdem lassen sich Befehlssatz-Simulationen in einer Co-Simulationsumgebung testen. Allerdings ist es am besten, die Tools vom Halbleiterhersteller zu beziehen, um das gesamte Potenzial von Mixed-Signal-PSCs ausschöpfen zu können. Für die Zukunft sind Softwaretools zu erwarten, die zum Beispiel mit grafischen Benutzeroberflächen und Plug&Play-Funktionen die Entwicklung komplexer Elektroniksysteme auf der Basis wiederprogrammierbarer PSC-Techniken weiter vereinfachen und über Möglichkeiten verfügen, mit denen sich der Stromverbrauch von Systemen nicht nur analysieren und ermitteln, sondern auch korrigieren lässt.
• more@click-Code: EEK80301
